概要

• 給与

  応相談

• 業界

  半導體製造業, 被動電子元件製造業, 光電材料・元件製造業, 其他

• 仕事内容

  【工作模式】
  依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。
  
  【職務內容】
  誠徵具備標準元件（Standard Cell Library）開發經驗之工程師，負責先進製程節點下，量產品質等級（production-grade）標準元件庫的端到端開發。
  
  工作內容涵蓋電晶體層級設計、多種Vt元件拓樸、Library Characterization、PPA驗證等，提供可直接應用於後段實作流程（Implementation Flow）的完整Library資料。
  ※職級將依經驗與能力評估。
  
  【工作內容】
  - 進行標準元件電路之電晶體層級設計、模擬與分析，包含：
  - 組合邏輯（Combinational）
  - 序向邏輯（Sequential）
  - Clock Cell
  - Physical Utility Cell
  並支援多種Vt版本（HVT／SVT／LVT／ULVT）與不同Drive Strength設計。
  
  - 執行Layout與製程節點轉換（process-node-shift）相關作業，並協助：
  - Layout clean-up
  - DRC／LVS檢查
  - EM／IR rule確認
  - Cell level寄生效應（Parasitic）分析
  
  - 建立並執行Characterization Flow，產出完整Library Model與View，包括：
  - Timing（NLDM／CCS／ECSM）
  - Power（Dynamic／Leakage／Internal）
  - Noise
  - Variation-aware model（LVF／SOCV／POCV）
  並確認 Liberty／LEF／GDS 之間的一致性。
  
  - 建立並執行QA Regression流程，確認Library品質與Cell Robustness，包括：
  - Noise Margin
  - Drive Strength
  - X-propagation
  - Scan／DFT Cell正確性
  並透過 PrimeTime 或 Tempus 執行 STA Correlation，驗證模型於實際PD Flow中的準確性。
  
  - 主導標準元件Library IP整合至Testchip，包含：
  - Testchip電路設計
  - 測試計畫制定
  - Hardware bring-up與Debug支援
  
  - 執行Pre/Post Silicon Correlation與Model／Design最佳化，針對First Silicon問題進行Root Cause Analysis，並改善Yield與Robustness。