概要

• 給与

  応相談

• 業界

  半導體製造業, 被動電子元件製造業, 光電材料・元件製造業, 其他

• 仕事内容

  【工作模式】
  依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。
  
  【職務內容】
  誠徵具備高速類比／混合訊號IC設計經驗之工程師，負責LPDDR6 Memory Interface之高速I/O Analog Buffer電路開發，從架構定義、電路設計、Tape-out到Silicon Bring-up皆需參與。
  
  需具備高速Analog I/O設計實務經驗，並曾主導Silicon Proven之相關模組開發。
  ※職級將依經驗與能力評估。
  
  【工作內容】
  - 設計LPDDR6 Memory Interface之高速TX／RX Analog Buffer電路，包括：
  - Output Driver
  - Input Receiver
  - Level Shifter
  - Termination
  - Impedance Calibration
  - Bias與Reference Circuit
  
  - 定義並實作Programmable Drive Strength、Slew-rate Control與On-die Termination架構，以符合LPDDR6之電性與Timing需求。
  
  - 將System／Interface Spec轉換為：
  - 電晶體層級（Transistor-level）電路架構
  - 詳細設計規格
  
  - 負責完整Block／IP開發流程，包括：
  - Architecture Study
  - Schematic Design
  - Pre-layout Simulation
  - Post-layout Extraction
  - Sign-off
  
  - 建立與維護Verification Testbench，並驗證以下條件下之性能表現：
  - PVT Corner
  - Mismatch／Monte Carlo
  - Aging
  - Post-extraction Parasitic
  
  - 分析高速訊號相關指標，包括：
  - Eye Margin
  - Jitter
  - Timing Skew
  - Voltage Noise Sensitivity
  - Simultaneous Switching Effect
  
  - 與Layout工程師合作，提供：
  - Floorplan建議
  - Critical Layout Review
  - Matching／Isolation／Parasitic Control確認
  
  - 支援Interface Integration與Sign-off，包括：
  - PPA（Power／Performance／Area）最佳化
  - Reliability Check
  （EM／IR、Overstress、Aging等）
  
  - 支援Testchip與Product Silicon Bring-up、Characterization與Simulation Correlation，並進行：
  - Root Cause Analysis
  - ECO修正
  
  - 與以下團隊進行跨部門合作：
  - Digital Design
  - Verification
  - Layout
  - Package
  - SI／PI
  - Product
  - Test Team