Overview

• Salary

  Negotiable

• Industry

  半導體製造業, 被動電子元件製造業, 光電材料・元件製造業, 其他

• Job Description

  【工作模式】
  依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。
  
  【職務內容】
  招募具經驗的 Sr Analog Circuit Design Engineer (Highspeed IO Buffer LPDDR6)，負責開發 LPDDR6 Memory Interface 用高速 High-Speed I/O 類比 Buffer 電路，涵蓋從架構定義、Tapeout 到 Silicon Bring-up 的完整流程。
  
  此職務需具備高速類比 I/O 設計實務經驗，並曾獨立負責 Silicon-Proven Block 開發。
  
  ※職級將依經驗與能力評估。
  
  【工作內容】
  • 設計 LPDDR6 Memory Interface 用高速 TX／RX 類比 Buffer 電路，包含 Output Driver、Input Receiver、Level Shifter、Termination、Impedance Calibration、Biasing 及 Reference Circuit。
  
  • 定義並實作可程式化 Drive Strength、Slew-Rate Control 及 On-Die Termination 架構，以符合 LPDDR6 電氣與 Timing 規格需求。
  
  • 將系統與介面規格轉換為詳細的 Transistor-Level 電路架構與設計規格。
  
  • 獨立負責完整 Block／IP 開發流程：包含架構研究、Schematic Design、Pre-Layout Simulation、Post-Layout Extraction 與 Sign-off。
  
  • 建立並維護 Verification Test Bench，驗證 PVT Corner、Mismatch／Monte Carlo、Aging 及 Post-Extraction Parasitics 下的電路表現。
  
  • 分析高速訊號相關性能指標，例如 Eye Margin、Jitter、Timing Skew、Voltage Noise Sensitivity 及 Simultaneous Switching Effects。
  
  • 與 Layout Engineer 密切合作，提供 Floorplan 建議、Review Critical Layout，並確保 Matching、Isolation 與寄生效應控制。
  
  • 支援介面整合與 Sign-off：包含 PPA（Power／Performance／Area）最佳化及可靠度檢查（例如 EM／IR、Overstress、Aging）。
  
  • 支援 Testchip 與產品晶片的 Silicon Bring-up、Characterization 及與 Simulation 結果比對；必要時執行 Root Cause Analysis 與 ECO 修正。
  
  • 與 Digital Design、Verification、Layout、Package、SI／PI、Product 及 Test Team 進行跨部門合作。