Job Description
【職務說明】本職位主要負責 Memory PHY 與 Controller IP 相關的 RTL 設計工作。工程師需負責 PHY 內部邏輯子模組的設計與開發，包含 RTL 實作、功能驗證以及時序與功耗約束設定。此職務需與 設計驗證（DV）、韌體以及實體設計團隊 密切合作，確保 RTL 設計在功耗、效能與晶片面積（PPA）方面皆達到設計目標。理想人選需具備扎實的 RTL 設計基礎、時序分析能力以及良好的設計方法論，並能透過系統化的除錯、腳本工具與流程優化，推動設計順利完成與收斂。【工作內容】1. 模組負責與 RTL 設計實作・負責 Memory PHY 或 Controller IP 指定邏輯子模組的設計與開發・與 PHY 與整體晶片設計團隊合作進行 RTL 設計、程式碼審查與整合・確保設計符合系統架構規格與程式撰寫規範・理解 PHY 與韌體之間的互動，包括訓練（training）、校準（calibration）與初始化流程・開發本地測試平台（testbench），進行子模組的功能驗證・與 DV 工程師合作除錯模擬失敗案例，分析波形並找出邊界情境問題的根本原因2. 行為模型建立與驗證支援・建立並維護 PHY 子模組的行為模型（Behavioral Model）・透過既有的等價性檢查流程（LEC / FEV），確保行為模型與電路設計的一致性・隨設計或架構變更即時更新模型3. 時序與功耗約束定義・參與建立與驗證子模組或整體 PHY 的SDC（時序約束）與 UPF（功耗意圖）檔案・驗證約束條件的正確性，並確保設計能順利交接給STA 與實體設計團隊4. 靜態驗證（Lint / CDC / RDC）・執行子模組與整體 PHY 的 Lint、CDC、RDC 檢查・檢視並除錯相關違規問題，並在必要時提供技術合理的 waiver・協助設計團隊理解並解決 RDC 相關問題5. 程式碼覆蓋率與 Waiver 管理・協助 DV 團隊完成 Code Coverage 收斂・分析未被測試覆蓋的區域，提出測試建議並建立合理 waiver・參與覆蓋率審查並追蹤簽核（sign-off）進度
