熱門職缺
2個職缺: 其他最新職缺
【遠端】資深類比電路工程師(Highspeed IO Buffer)-馬來西亞IC設計企業ID:19537
面議その他工作內容
【工作模式】依個人經驗與能力評估,前期預計需於馬來西亞檳城總公司任職約1~2年,熟悉產品、技術與內部開發流程。後續視業務與團隊需求,可轉為台灣據點遠端工作模式。【職務內容】招募具經驗的 Sr Analog Circuit Design Engineer (Highspeed IO Buffer LPDDR6),負責開發 LPDDR6 Memory Interface 用高速 High-Speed I/O 類比 Buffer 電路,涵蓋從架構定義、Tapeout 到 Silicon Bring-up 的完整流程。此職務需具備高速類比 I/O 設計實務經驗,並曾獨立負責 Silicon-Proven Block 開發。※職級將依經驗與能力評估。【工作內容】• 設計 LPDDR6 Memory Interface 用高速 TX/RX 類比 Buffer 電路,包含 Output Driver、Input Receiver、Level Shifter、Termination、Impedance Calibration、Biasing 及 Reference Circuit。• 定義並實作可程式化 Drive Strength、Slew-Rate Control 及 On-Die Termination 架構,以符合 LPDDR6 電氣與 Timing 規格需求。• 將系統與介面規格轉換為詳細的 Transistor-Level 電路架構與設計規格。• 獨立負責完整 Block/IP 開發流程:包含架構研究、Schematic Design、Pre-Layout Simulation、Post-Layout Extraction 與 Sign-off。• 建立並維護 Verification Test Bench,驗證 PVT Corner、Mismatch/Monte Carlo、Aging 及 Post-Extraction Parasitics 下的電路表現。• 分析高速訊號相關性能指標,例如 Eye Margin、Jitter、Timing Skew、Voltage Noise Sensitivity 及 Simultaneous Switching Effects。• 與 Layout Engineer 密切合作,提供 Floorplan 建議、Review Critical Layout,並確保 Matching、Isolation 與寄生效應控制。• 支援介面整合與 Sign-off:包含 PPA(Power/Performance/Area)最佳化及可靠度檢查(例如 EM/IR、Overstress、Aging)。• 支援 Testchip 與產品晶片的 Silicon Bring-up、Characterization 及與 Simulation 結果比對;必要時執行 Root Cause Analysis 與 ECO 修正。• 與 Digital Design、Verification、Layout、Package、SI/PI、Product 及 Test Team 進行跨部門合作。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假:14天起
・病假:14天起
・醫療保險
・牙科/眼科補助:每年 RM500
・門診補助:每年 RM1,000
・績效獎金
・年度調薪【新竹】海外案件配管設計工程師※英文必須※-日系水處理設備大廠ID:19505
55,000 NTD ~ 70,000 NTDその他, 新竹工作內容
日系大型水處理工程公司誠徵「設計工程師(海外對應)」,負責海外半導體工廠水處理設備之配管設計業務。以海外專案為主,從設計到現場技術支援皆可參與,是可在國際環境中發展的工程師職缺。【工作內容】・負責海外案件(德國、美國、新加坡、東南亞等地)的設計業務・與馬來西亞、泰國、越南等海外集團公司進行業務協作(使用英文)・承接訂單後的設計業務(配管設計、Unit設計、空間管理)・客戶對應、會議溝通、流程圖(Flow Sheet)製作、配置設計・採購安排設計、結構設計、現場施工技術支援・各類技術文件的製作與管理・依專案需求,需配合海外長期出差(數個月至2年左右)
福利制度
【法定項目】
・勞健保
・加班費
・各種休假(特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假)
・退休金
【公司福利】
・餐費津貼
・員工旅遊(例:泰國)
・升遷制度
・獎金(一年1次,平均2~3個月左右)
・出差津貼
・員工聚餐