職缺概要

• 薪資

  面議

• 產業類別

  半導體製造業, 被動電子元件製造業, 光電材料・元件製造業, 其他

• 工作内容

  【工作模式】
  依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。
  
  【職務說明】
  我們正在尋找一位具備豐富經驗及深厚技術能力的Design Verification Engineer，負責複雜且次世代Application-Specific Integrated Circuit（ASIC）的Pre-silicon Verification技術領導工作。
  
  此職位在推動Verification品質、制定技術方向及培育當地人才方面扮演重要角色。
  
  ※職級將依經驗與能力評估。
  
  【工作內容】
  ・Verification Strategy & Ownership：
  針對複雜Digital ASIC Block或Full Chip，定義、執行並主導整體Verification Strategy及Test Plan開發，包括Functional、Coverage及Performance，以確保Tape-out前具備穩健的品質。
  
  ・Advanced UVM Testbench：
  使用SystemVerilog設計、開發及維護先進且可重複使用的UVM-based Verification Environment，以支援Constrained-random及Coverage-driven Verification。
  
  ・C／C++ Programming：
  開發C／C++ Test Case及Firmware Test Case，透過DPI-C進行高效率的Hardware／Software Co-verification。
  
  ・Execution and Triage：
  實際執行Verification Plan，包括Test Case開發、Regression Management、Triage，以及針對RTL及Gate-level Simulation中的Functional Bug進行專業Root-cause Analysis。
  
  ・Coverage and Sign-off：
  推動並達成完整的Functional及Code Coverage Closure目標，使用進階技術、撰寫複雜Assertion（SVA），並確保符合Formal Verification要求。
  
  ・Technical Mentorship：
  擔任Subject Matter Expert，並指導Junior及Intermediate Verification Engineer，在團隊中推動Coding、Methodology及Debug Technique的最佳實務。
  
  ・Flow Improvement：
  評估、選擇及開發新的Verification Methodology、Tool及Flow，例如Formal Verification、Emulation，以提升整體團隊的生產力及品質。