職缺概要
薪資
35,000 NTD ~ 60,000 NTD
產業類別
半導體製造業
工作内容
~日系半導體測試相關企業,主要經營探針卡相關業務。負責探針與零件配置設計,以及產品結構與機構設計,適合希望從事探針卡設計工作的工程師~
【工作內容】
・探針卡之探針與零件佈局設計
・探針卡結構及機構設計
・其他主管交辦之相關工作
【魅力】
・可參與從探針、零件配置到機構設計等不同階段的設計工作。
應徵條件
應徵條件
【必需條件】
・具備AutoCAD圖面繪製能力
・具3年以上機械設計、機構設計或零件佈局設計等相關工作經驗
【加分條件】
・具半導體產業相關經驗,尤其是Probe Card(探針卡)設計經驗
・具SolidWorks等3D CAD軟體操作經驗
・具精密零件設計、尺寸公差及機械結構相關知識
・具鼎新系統使用經驗
【期望人物形象】
・細心且注重細節,能準確確認零件配置及尺寸
・遇到設計問題時,能主動分析原因並提出改善方法
・具備良好的溝通協調能力,能與相關部門合作完成工作英文
A/商業程度
其他語言
-
相關職缺
【新竹/台中/台南/高雄】儀電工程師(硬體/現場監工)※可配合派駐者/歡迎新鮮人※ー日系半導体ID:19739
44,000 NTD ~ 60,000 NTD新竹, 台中, 台南, 高雄職業類別
回路設計(設計/導入)・迴路設計(設計/導入), 生産技術/プロセス開発・生產技術/過程開發(エンジニア(電気/半導体)), 電子機械設計・電子機械設計
工作内容
於日系大型水處理工程企業中,負責半導體工廠等場所所導入之水處理設備的儀電工程現場監督及設備維護工作。【工作內容】・負責水處理設備儀電工程之現場監督・對施工廠商進行作業指示及工程進度管理・確認施工現場之品質、安全及工程進度・電氣設備及儀控設備之檢查與維護・確認電氣圖面、儀控圖面及施工圖面・使用AutoCAD進行圖面確認及簡易修改・與客戶、協力廠商及公司內部相關部門進行聯繫與協調・設備試運轉、動作確認及異常處理・製作現場進度資料及相關報告・其他主管交辦事項
福利制度
【法定項目】
・勞健保
・加班費
・各種休假(特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假)
・退休金
【公司福利】
・餐費津貼
・員工旅遊(例:泰國)
・升遷制度
・獎金(一年1次,平均2~3個月左右)
・出差津貼
・員工聚餐【新竹湖口】技術部_專案工程師※歡迎新鮮人※ー知名日商設備廠ID:20011
40,000 NTD ~ 45,000 NTD新竹職業類別
作業員・作業人員(エンジニア(機械)), 未経験・無經驗, プロジェクトマネージャー・專案管理, 調査(リサーチ)/開発・調查(市場)/開發(エンジニア(機械)), 機械設計・機械設計, 電子機械設計・電子機械設計, 生産技術/プロセス開発・生產技術/過程開發(エンジニア(機械)), 品質管理/生産管理・品質管理/生產管理(エンジニア(機械)), サービス/セールスエンジニア・服務/業務工程師(エンジニア(機械)), その他(機械)エンジニア・其他(機械)工程師
工作内容
【工作内容】・Troubleshooting:對應 TMP( 渦輪分子幫浦/渦輪分子泵) 異常,遠端或現地提供客戶解決方案・TMP( 渦輪分子幫浦/渦輪分子泵) 開發:對應客戶需求,與日本總部合作進行TMP 硬體或軟體CIP方案・優化設計:對應客服作業,與外勤人員合作優化TMP拆裝流程及治具設計・依照職務經驗,安排日本出差進行技術學習.【公司魅力】・知名日商設備廠,營運穩定,福利完善!・世界各地皆有公司和工廠,可活用外語並學習到深厚產業知識及接觸多間知名企業・公司內部福利制度完善且職涯規劃明確、可不斷向上成長
福利制度
【法定項目】
・勞健保
・加班費
・各種休假(特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假)
・退休金
【公司福利】
・年終獎金: 視公司營運發放
・人事考核 : 一年2次
・考核獎金: 每年2次績效考核,依績效核發獎金
・三節及生日禮金
・健康檢查 : 一年1次
・津貼:依擔任職務內容提供各式津貼(如ON CALL津貼,誤餐費,油資補助⋯等)
・育兒津貼 :
・員工旅遊 :視公司營運狀況不定期舉辦或發放津貼
・生日假一天
・優於勞基法規定之休假制度:到職後三個月即享有每年彈性休假三天
・教育訓練
・員工制服
・依職務提供公務手機、電腦及員工停車位 (湖口廠區可申請員工停車位)
・每半年因應國際原油價格調整出差之汽油每公里油資補助金額【新竹】RTL設計工程師(RTL Design Engineer)- 馬來西亞IC設計企業ID:20064
面議新竹職業類別
回路設計(設計/導入)・迴路設計(設計/導入), その他(電気/半導体)エンジニア・其他(電機/半導體)工程師
工作内容
【工作模式】錄取後初期將於台灣採遠端工作模式,待台灣的新竹分公司正式設立後,預計需至新竹辦公室上班。台灣據點預計於明年上半年成立,實際辦公地點及到職安排將依公司規劃調整。【職務概要】負責ASIC/SoC數位IC的RTL設計與功能驗證,在資深工程師或技術主管的指導下,依據既定的微架構規格進行RTL模組設計、實作及驗證。此職位著重於扎實的RTL設計基礎、逐步提升獨立作業能力,以及持續熟悉完整的前端IC設計流程。不要求獨立定義完整微架構,但需能依據明確的設計規格完成RTL實作,並主動發現及回報設計問題。【工作內容】1. RTL設計與實作・使用SystemVerilog/Verilog進行可合成RTL程式碼撰寫。・依據微架構規格完成指定RTL模組設計。・運用同步電路設計原理,包含Clock、Reset及Valid/Ready Handshake機制。・了解基本跨時脈域(CDC)設計概念,包括Clock Domain辨識及Synchronizer應用。・依照團隊Coding Guideline撰寫易讀、易維護的RTL程式碼。・了解RTL Coding Style對合成後晶片面積及時序表現的影響。2. 微架構設計與實作・閱讀並依據詳細的微架構規格文件進行RTL實作。・運用APB、AHB-Lite等匯流排協定,並了解AXI4基本概念。・了解FIFO、簡易Arbiter及基本Data Path元件設計。・熟悉Register File設計及CSR(Control/Status Register)配置。・參與Design Review,逐步培養辨識設計邊界條件(Corner Case)的能力。3. 功能驗證與模擬・使用SystemVerilog撰寫Directed Testbench,驗證所負責的RTL模組。・使用VCS、Questa或Icarus Verilog等模擬工具進行Simulation及除錯。・使用Verdi、DVE或其他Waveform工具進行波形分析與Debug。・了解UVM基本架構,包括Agent、Sequence及Scoreboard。・撰寫SVA(SystemVerilog Assertions),驗證關鍵介面的設計行為。・了解Functional Coverage概念,並能於Testbench中加入Coverage Point。4. 設計檢查與Sign-off流程・閱讀基本STA(Static Timing Analysis)報告,了解Setup/Hold Violation。・了解Lint檢查流程,並處理常見的Spyglass Warning。・了解DFT Scan Chain的基本概念。・逐步熟悉CDC Analysis及Synchronizer Insertion。5. EDA工具應用・使用至少一種RTL模擬工具進行設計驗證。・接觸並學習業界常見EDA工具,包括:Synopsys VCSQuesta/Icarus VerilogSynopsys Design Compiler(DC)SpyglassVerdi/DVE6. Script與自動化・使用Python或Shell Script撰寫基本自動化程式,減少重複性Simulation作業。・修改及維護既有的Makefile、Tcl執行腳本。・透過程式自動解析、彙整Simulation Log。【職涯發展】本職位將由資深工程師或技術主管提供技術指導,初期以指定RTL模組的設計、實作及驗證為主要工作。預期於到職後12~18個月內,逐步提升獨立作業能力,累積完整前端IC設計流程經驗,並朝向能獨立負責IP模組設計及驗證的資深工程師發展。
福利制度
【法定項目】
・勞健保
・加班費
・各種休假(特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假)
退休金
【公司福利】
・績效獎金
・年度調薪【遠端】資深記憶體電路設計工程師 (Memory Circuit)-馬來西亞IC設計企業ID:19541
面議新竹職業類別
回路設計(設計/導入)・迴路設計(設計/導入), その他(電気/半導体)エンジニア・其他(電機/半導體)工程師
工作内容
【工作模式】錄取後初期將於台灣採遠端工作模式,待台灣的新竹分公司正式設立後,預計需至新竹辦公室上班。台灣據點預計於明年上半年成立,實際辦公地點及到職安排將依公司規劃調整。【職務內容】誠徵具備記憶體電路設計經驗之工程師,負責高效能、低功耗SRAM及/或多埠Register File(RF)Macro設計與驗證,並整合至Memory Compiler系統中。本職務將負責從規格定義、電晶體層級設計、Simulation到Silicon Correlation之完整開發流程。【工作內容】- 負責SRAM及/或多埠Register File(RF)之電晶體層級(Transistor-level)電路設計,包括: - Bitcell - Peripheral Circuit- 定義Memory Architecture/Topology,以達成以下目標: - Power - Performance - Area - Yield - Vmin- 執行Schematic Capture與SPICE Simulation,包括: - PVT Corner - Monte Carlo Analysis 並完成Read/Write Margin收斂。- 分析與優化關鍵路徑,包括: - Decoder - Wordline Driver - Sense Amplifier - Write Driver - IO Circuit 以提升速度與穩定性。- 製作Margin/Performance分析報告,並追蹤Design Closure相關指標。- 執行Post-layout Verification,包括: - Extraction - Sign-off Simulation 並與Layout團隊合作完成Pitch-matched Array設計。- 與以下團隊合作: - Design Automation Team - Software Team - EDA Vendor- 將Memory Circuit整合至Memory Compiler系統中。- 自動化產生與建立以下Collateral View與Model: - Liberty - LEF - Verilog - Timing/Power Model- 支援Silicon Bring-up、Characterization與Simulation-to-Silicon Correlation。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假:14天起
・病假:14天起
・醫療保險
・牙科/眼科補助:每年 RM500
・門診補助:每年 RM1,000
・績效獎金
・年度調薪
請登入以繼續申請此職位。