熱門職缺
14個職缺: 光電材料・元件製造業
【遠端】初級/資深 電路工程師（Circuit Engineer）－馬來西亞IC設計企業ID:19398
面議その他工作內容
【職務說明】加入我們，一同引領電路工程的革新。這個職位適合渴望與公司一同成長的人才，能夠面對複雜技術挑戰並開創下一世代電路的前沿解決方案。亦歡迎 Junior 及應屆畢業生應徵。對於職涯初期的工程師而言，這將是一個能在資深工程師指導下成長的絕佳機會。【Junior 初級 工作內容】• 使用先進 CMOS 技術與 EDA 工具設計並實作高速介面與複雜混合訊號電路。• 設計 IO 電路模組，例如補償電路、參考電壓、發射器與接收器。• 子模組包含但不限於高速序列化與反序列化器、高速電平轉換器、predriver、driver、Feed Forward Equalization、DFE、CTLE。• 電路模組需通過嚴格的品質與可靠度驗證，如 EM-IR、Aging、Overstress。• 執行初步 SI（Signal Integrity）分析並建立 IBIS／IBIS-AMI 模型。• 使用 Prime-Time 或同等方法完成 Timing closure。• 負責序列與並列介面相關設計。• 與 Mask 設計工程師密切合作完成實體設計，並協助進行矽晶評估。【Senior 資深 工作內容】• 使用先進 CMOS 技術與 EDA 工具設計並實作高速介面與複雜混合訊號電路。• 設計 IO 電路模組，例如補償電路、參考電壓、發射器與接收器。• 子模組包含但不限於高速序列化與反序列化器、高速電平轉換器、predriver、driver、Feed Forward Equalization、DFE、CTLE。• 電路模組需通過嚴格的品質與可靠度驗證，如 EM-IR、Aging、Overstress。• 執行初步 SI（Signal Integrity）分析並建立 IBIS／IBIS-AMI 模型。• 使用 Prime-Time 或同等方法完成 Timing closure。• 負責序列與並列介面設計。• 與 Mask 設計工程師密切合作完成實體設計，並協助進行矽晶評估。• 進行架構研究、電路設計與模擬、Floor-planning、指導 Mask 設計工程師、可靠度驗證與晶片 bring-up。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】Design Verification Engineer(ASIC)－馬來西亞IC設計企業ID:19397
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務說明】本職位主要負責 Memory PHY 與 Controller IP 相關的 RTL 設計工作。工程師需負責 PHY 內部邏輯子模組的設計與開發，包含 RTL 實作、功能驗證以及時序與功耗約束設定。此職務需與 設計驗證（DV）、韌體以及實體設計團隊 密切合作，確保 RTL 設計在功耗、效能與晶片面積（PPA）方面皆達到設計目標。理想人選需具備扎實的 RTL 設計基礎、時序分析能力以及良好的設計方法論，並能透過系統化的除錯、腳本工具與流程優化，推動設計順利完成與收斂。【工作內容】1. 模組負責與 RTL 設計實作・負責 Memory PHY 或 Controller IP 指定邏輯子模組的設計與開發・與 PHY 與整體晶片設計團隊合作進行 RTL 設計、程式碼審查與整合・確保設計符合系統架構規格與程式撰寫規範・理解 PHY 與韌體之間的互動，包括訓練（training）、校準（calibration）與初始化流程・開發本地測試平台（testbench），進行子模組的功能驗證・與 DV 工程師合作除錯模擬失敗案例，分析波形並找出邊界情境問題的根本原因2. 行為模型建立與驗證支援・建立並維護 PHY 子模組的行為模型（Behavioral Model）・透過既有的等價性檢查流程（LEC / FEV），確保行為模型與電路設計的一致性・隨設計或架構變更即時更新模型3. 時序與功耗約束定義・參與建立與驗證子模組或整體 PHY 的SDC（時序約束）與 UPF（功耗意圖）檔案・驗證約束條件的正確性，並確保設計能順利交接給STA 與實體設計團隊4. 靜態驗證（Lint / CDC / RDC）・執行子模組與整體 PHY 的 Lint、CDC、RDC 檢查・檢視並除錯相關違規問題，並在必要時提供技術合理的 waiver・協助設計團隊理解並解決 RDC 相關問題5. 程式碼覆蓋率與 Waiver 管理・協助 DV 團隊完成 Code Coverage 收斂・分析未被測試覆蓋的區域，提出測試建議並建立合理 waiver・參與覆蓋率審查並追蹤簽核（sign-off）進度
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】RTL設計工程師 Senior RTL Design Engineer－馬來西亞IC設計企業ID:19388
面議その他工作內容
【職務說明】本職位主要負責 Memory PHY 與 Controller IP 相關的 RTL 設計工作。工程師需負責 PHY 內部邏輯子模組的設計與開發，包含 RTL 實作、功能驗證以及時序與功耗約束設定。此職務需與 設計驗證（DV）、韌體以及實體設計團隊 密切合作，確保 RTL 設計在功耗、效能與晶片面積（PPA）方面皆達到設計目標。理想人選需具備扎實的 RTL 設計基礎、時序分析能力以及良好的設計方法論，並能透過系統化的除錯、腳本工具與流程優化，推動設計順利完成與收斂。【工作內容】1. 模組負責與 RTL 設計實作・負責 Memory PHY 或 Controller IP 指定邏輯子模組的設計與開發・與 PHY 與整體晶片設計團隊合作進行 RTL 設計、程式碼審查與整合・確保設計符合系統架構規格與程式撰寫規範・理解 PHY 與韌體之間的互動，包括訓練（training）、校準（calibration）與初始化流程・開發本地測試平台（testbench），進行子模組的功能驗證・與 DV 工程師合作除錯模擬失敗案例，分析波形並找出邊界情境問題的根本原因2. 行為模型建立與驗證支援・建立並維護 PHY 子模組的行為模型（Behavioral Model）・透過既有的等價性檢查流程（LEC / FEV），確保行為模型與電路設計的一致性・隨設計或架構變更即時更新模型3. 時序與功耗約束定義・參與建立與驗證子模組或整體 PHY 的SDC（時序約束）與 UPF（功耗意圖）檔案・驗證約束條件的正確性，並確保設計能順利交接給STA 與實體設計團隊4. 靜態驗證（Lint / CDC / RDC）・執行子模組與整體 PHY 的 Lint、CDC、RDC 檢查・檢視並除錯相關違規問題，並在必要時提供技術合理的 waiver・協助設計團隊理解並解決 RDC 相關問題5. 程式碼覆蓋率與 Waiver 管理・協助 DV 團隊完成 Code Coverage 收斂・分析未被測試覆蓋的區域，提出測試建議並建立合理 waiver・參與覆蓋率審查並追蹤簽核（sign-off）進度
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【台南】業務人員※日文必須※歡迎新鮮人！－日系化學品貿易公司ID:19152
35,000 NTD ~ 45,000 NTD台南工作內容
【工作內容】・開拓市場：尋找新的客戶和商機，開展新的業務領域，並擴大公司的客戶基礎。・維護客戶關係：與現有客戶保持良好的關係，定期與客戶聯繫，了解客戶需求，並提供相應的解決方案。・銷售和推廣產品：向客戶推銷公司的產品或服務，提供產品相關的技術支持和資訊，並協助客戶解決問題。・管理訂單和交付：處理客戶訂單，與上下游部門協調，確保產品按時交付，並跟進交付情況。・市場分析和競爭情報收集：研究市場趨勢和競爭對手的動態，收集市場資訊和競爭情報，為公司制定業務策略提供協助。・需能適應工廠勤務(偶有需要進客戶廠區進行點檢工作)。【員工人數】・總人數約23位
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【企業福利制度】
・獎金（平均1～4個月，視業績而定）
・三節禮金、生日禮金、結婚祝賀金、生產祝賀金
・員工在職教育訓鍊
・員工旅遊、尾牙、春酒
・員工子女就學、獎學金補助