Overview

• Salary

  Negotiable

• Industry

  半導體製造業, 被動電子元件製造業, 光電材料・元件製造業, 其他

• Job Description

  【工作模式】
  依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。
  
  【職務內容】
  負責互連 Fabric 端到端的微架構，從拓樸與協定定義，到可供 RTL 實作的微架構、效能以及實體實作收斂。這是一個高度技術導向的領導職位，適合曾設計量產 NoC／Coherent Fabric IP（工作內容可比擬 Arteris、Baya Systems 等公司），並希望定義先進晶片核心 Fabric 的人才。
  
  ※職級將依經驗與能力評估。
  
  【工作內容】
  ・Fabric 微架構：
  負責 Coherent 與 Non-coherent NoC Fabric 的微架構，包括 Router／Switch、Network Interface Unit、Buffer 及 Link，從概念設計到晶片實現。
  
  ・拓樸與分割（Topology & Partitioning）：
  定義網路拓樸（Mesh、Ring、Torus、Crossbar、Tree、Hierarchical），並進行 Fabric 分割，以達成頻寬、延遲、面積與功耗目標。
  
  ・Flow Control 與 QoS：
  設計 Flow Control、Virtual Channel、Arbitration 及 QoS／Priority 機制；確保整個網路不發生 Deadlock、Livelock 及 Starvation。
  
  ・協定與一致性（Protocols & Coherency）：
  定義 AMBA AXI／ACE／ACE-Lite／AHB／APB 及 CHI 之間的協定處理與橋接，以及 Cache Coherency（MOESI 等級）與 Memory Ordering 語意。
  
  ・Chiplet 與 Die-to-Die：
  將 Fabric 延伸至不同 Die，包括 Die-to-Die Link、UCIe／Chiplet Interface 及 Multi-die Coherency，以支援可擴充的 Chiplet 系統。
  
  ・效能建模（Performance Modeling）：
  建立並推動效能模型（分析模型及 Cycle-accurate／SystemC），執行 Traffic 與 Workload 分析，並在實際壅塞條件下達成頻寬／延遲預算。
  
  ・實體設計認知（Physical Awareness）：
  與 Physical Design 團隊合作，針對 Floorplan-aware、Physically-aware Topology、Timing Closure、Wire Congestion 及 Pipelining 進行設計，以支援高頻率、大型 Die 實作。
  
  ・技術領導（Technical Leadership）：
  推動微架構規格、Design Review 及 Trade-off 分析；指導 RTL、DV 與 Integration 團隊完成正確且高品質的實作。
  
  ・跨團隊 NoC Flow：
  與硬體及軟體團隊密切合作，定義、改善並自動化端到端的 NoC 建立與最佳化流程，從架構及拓樸擷取，到 Configuration、Generation 及 Performance Tuning。
  
  ・客戶與 SoC 團隊合作：
  直接與客戶及內部 SoC 團隊合作，將系統需求轉換為 Fabric Configuration，並取得 Design Win。
  
  ・Design Review 與最佳化：
  審查、Benchmark 並提出拓樸及 Configuration／Setting 變更建議，以針對頻寬、延遲、面積及功耗，最佳化內部 Fabric Design 與外部（客戶）NoC Design。