Overview

• Salary

  Negotiable

• Industry

  半導體製造業, 被動電子元件製造業, 光電材料・元件製造業, 其他

• Job Description

  【工作模式】
  依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。
  
  【職務內容】
  我們正在尋找具經驗的Senior／Staff DFT Logic Design Engineer，在Design for Testability（DFT）領域支援公司的ASIC、SoC及IP開發。
  
  工程師將負責定義DFT Architecture、實作及驗證DFT功能、在RTL Level整合Scan及BIST Structure，並從設計階段至Silicon Bring-up推動Fault Coverage。
  
  此職位需與RTL、Verification、Physical Design及Test Engineering團隊密切合作，為Digital IP及ASIC產品提供高品質的DFT Implementation。
  
  ※職級將依經驗與能力評估。
  
  【工作內容】
  1. DFT Architecture & Planning　DFT架構與規劃
  ・負責定義Digital IP及ASIC專案的DFT Architecture，包括Scan Insertion Strategy、Compression Ratio、JTAG／IEEE 1149.1 Boundary Scan、MBIST／LBIST Planning及DFT Microarchitecture。
  ・在整個Design Cycle中撰寫並維護DFT Specification。
  ・主導各項DFT功能的Implementation及Verification規劃與執行。
  
  2. DFT RTL Design & Integration　DFT RTL設計與整合
  ・開發及整合DFT RTL（SystemVerilog／Verilog），包括Scan Wrapper、Scan Controller、BIST Controller、Test Access Port（TAP）及Clock／Reset Control Logic。
  ・針對IP及ASIC專案執行Memory BIST Logic的Insertion、Integration及Verification。
  ・確保DFT Structure符合Synthesis要求、完成Timing Closure，且不影響Functional Performance或Power。
  
  3. Scan, ATPG & Verification　Scan、ATPG與驗證
  ・實作Scan Architecture，包括Scan Chain Stitching、Scan Controller Generation、Test Compression及Scan Timing Closure。
  ・執行ATPG，產生並驗證Stuck-at、Transition、Path-delay及Cell-aware Fault Pattern Set。
  ・執行Gate-level Simulation（GLS），驗證Scan Design。
  ・產生DFT相關資料，包括MBIST Pattern、ATPG Pattern、Scan Constraint、Timing Constraint、BSDL File及相關文件。
  ・達成並完成目標Fault Coverage指標的Sign-off。
  
  4. Design Quality & Validation　設計品質與驗證
  ・與RTL Designer合作建立DFT-aware Coding Guideline。
  ・執行DFT Rule Checking、CDC Analysis、Lint及Static Quality Check，在Design Cycle初期發現並解決Testability Violation。
  ・在Implementation及Timing Closure階段，透過LEC及STA支援Netlist Validation。
  ・在Tape-out前解決DFT相關ECO。
  
  5. JTAG & Boundary Scan　JTAG與Boundary Scan
  ・設計並驗證TAP Controller。
  ・在IP及SoC Level實作並驗證JTAG／Boundary Scan Architecture。
  ・產生BSDL File並支援Boundary Scan Verification。
  
  6. Post-Silicon & Manufacturing Support　Post-Silicon與量產支援
  ・支援Post-silicon Validation、Silicon Power-on、ATE Bring-up及High-volume Manufacturing Testing。
  ・與Test Engineer合作進行ATPG Pattern Debug、分析Yield Data，並找出與RTL或Physical Design問題相關的Root Cause。
  ・支援Test Pattern Bring-up及Production Test相關作業。