熱門職缺
391個職缺: 経験5年以上
【遠端】資深類比電路設計工程師（高速I/O）－馬來西亞IC設計企業ID:19539
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】Sr Analog Circuit Design Engineer (High-Speed I/O)誠徵Sr Analog Circuit Design Engineer (High-Speed I/O)，負責開發高效能類比／混合訊號 IP，涵蓋從架構設計、Tapeout 到 Silicon Bring-up 的完整流程。此職務需具備以下 High-Speed I/O 領域之專業經驗。※職級將依經驗與能力評估。【工作內容】• 設計 TX／RX、高速類比前端（Analog Front-End）、Serializer／Deserializer、高速 Level Shifter、Predriver／Driver，以及 Termination／Impedance Calibration 等模組。• Equalization 技術設計：包含 Feed-Forward Equalization（FFE）、DFE、CTLE 及相關 Adaptation／Control Loop。• 支援高速介面 Clocking 設計，例如 CDR 互動、低 Jitter Clock 產生與分配等 PHY 相關功能。• 進行 SI（Signal Integrity）分析，建立／驗證 IBIS／IBIS-AMI Model；執行 Channel Characterization（Insertion Loss、Return Loss、Crosstalk）及 Eye Diagram Margin 評估。• 獨立負責完整 Block／IP 開發流程：包含架構研究、規格制定、Transistor-Level Design、Simulation、Post-Layout Sign-off 與 Silicon Bring-up／Characterization。• 建立 Verification Test Bench，並驗證 PVT Corner、Mismatch／Monte Carlo（適用時）及 Post-Extraction Parasitics 下的電路表現。• 與 Layout／Mask Designer 密切合作：包含 Floorplan 建議、Layout Review，以及確保 LVS／DRC Clean 與寄生效應考量。• 支援高速介面整合與 Sign-off：包含 PPA（Power／Performance／Area）最佳化、可靠度檢查（例如 EM／IR、Aging／Overstress）及 Timing Closure 協作。• 支援 IP 整合至 Testchip，以及 Post-Silicon Evaluation，包含與 Simulation 結果比對、First Silicon Bring-up 的 Root Cause Analysis 等工作。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】資深類比電路設計工程師(Clocking) －馬來西亞IC設計企業ID:19538
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】誠徵Sr Analog Circuit Design Engineer (Clocking)，負責開發高效能類比／混合訊號 IP，涵蓋從架構設計、Tapeout 到 Silicon Bring-up 的完整流程。此職務需具備以下 Clocking 領域之專業經驗。※職級將依經驗與能力評估。【工作內容】• 設計與除錯 PLL／DLL 架構及相關電路（包含 Integer／Fractional-N；Analog 或 Digital-Assisted 架構）。• 振盪器（Oscillator）設計：包含 LC 或 Ring Oscillator（RO）VCO／DCO、Frequency Synthesis、Phase Noise／Jitter 分析與 Budget 規劃。• Delay Line、Measurement／Ruler Circuit、Phase Interpolator，以及 Calibration／Trim 技術開發。• DCC／DCM／DCA、Clock Tree／Distribution 與 Clock Management Unit 設計；負責低 Jitter Clock 產生與分配網路。• 獨立負責完整 Block／IP 開發流程：包含架構研究、規格制定、Transistor-Level Design、Simulation、Post-Layout Sign-off 與 Silicon Bring-up／Characterization。• 進行 Behavioral Modeling（例如 Verilog-A／SystemVerilog），用於分析 Loop Dynamics、Spur／Jitter 抑制及 System Interaction。• 建立 Verification Test Bench，並驗證 PVT Corner、Mismatch／Monte Carlo（適用時）及 Post-Extraction Parasitics 下的電路表現。• 與 Layout／Mask Designer 密切合作：包含 Floorplan 建議、Layout Review，以及確保 LVS／DRC Clean 與寄生效應考量。• 符合品質與可靠度要求（例如 EM／IR、Aging／Overstress），並協助建立 Robust Design Methodology 與 Sign-off Checklist。• 支援 IP 整合至 Testchip，以及 Post-Silicon Evaluation，包含與 Simulation 結果比對、First Silicon Bring-up 的 Root Cause Analysis 等工作。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】資深類比電路工程師(Highspeed IO Buffer)－馬來西亞IC設計企業ID:19537
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】招募具經驗的 Sr Analog Circuit Design Engineer (Highspeed IO Buffer LPDDR6)，負責開發 LPDDR6 Memory Interface 用高速 High-Speed I/O 類比 Buffer 電路，涵蓋從架構定義、Tapeout 到 Silicon Bring-up 的完整流程。此職務需具備高速類比 I/O 設計實務經驗，並曾獨立負責 Silicon-Proven Block 開發。※職級將依經驗與能力評估。【工作內容】• 設計 LPDDR6 Memory Interface 用高速 TX／RX 類比 Buffer 電路，包含 Output Driver、Input Receiver、Level Shifter、Termination、Impedance Calibration、Biasing 及 Reference Circuit。• 定義並實作可程式化 Drive Strength、Slew-Rate Control 及 On-Die Termination 架構，以符合 LPDDR6 電氣與 Timing 規格需求。• 將系統與介面規格轉換為詳細的 Transistor-Level 電路架構與設計規格。• 獨立負責完整 Block／IP 開發流程：包含架構研究、Schematic Design、Pre-Layout Simulation、Post-Layout Extraction 與 Sign-off。• 建立並維護 Verification Test Bench，驗證 PVT Corner、Mismatch／Monte Carlo、Aging 及 Post-Extraction Parasitics 下的電路表現。• 分析高速訊號相關性能指標，例如 Eye Margin、Jitter、Timing Skew、Voltage Noise Sensitivity 及 Simultaneous Switching Effects。• 與 Layout Engineer 密切合作，提供 Floorplan 建議、Review Critical Layout，並確保 Matching、Isolation 與寄生效應控制。• 支援介面整合與 Sign-off：包含 PPA（Power／Performance／Area）最佳化及可靠度檢查（例如 EM／IR、Overstress、Aging）。• 支援 Testchip 與產品晶片的 Silicon Bring-up、Characterization 及與 Simulation 結果比對；必要時執行 Root Cause Analysis 與 ECO 修正。• 與 Digital Design、Verification、Layout、Package、SI／PI、Product 及 Test Team 進行跨部門合作。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】Sr eFUSE Design Engineer－馬來西亞IC設計企業ID:19536
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】誠徵eFUSE Design Engineer，負責先進製程節點（Leading-Edge Process Node）Production-Grade eFUSE IP 的完整開發流程。此職務需主導 eFUSE Array Architecture、Circuit Design、完整 Simulation-Based Verification、Collateral／View Generation 與 Quality Check，提供可正式 Sign-off 的 eFUSE IP 至下游 SoC Integration Flow。具 Bitcell-Level Design 知識者佳；若具實際 Bitcell Design 經驗將更為加分，但非必要條件。※職級將依經驗與能力評估。【工作內容】• 設計與規劃 eFUSE Array 電路架構，包含 Sense Amplifier、Reference Bias、Programming Current Control、Address Decoder、Column Multiplexer 與 Repair Logic；確保於所有 PVT Corner 下皆可正常運作。• 建立並執行完整 eFUSE Macro Simulation Plan，涵蓋 DC／AC Characterization、Programming／Read Margin Analysis、Retention、Endurance，以及 Reliability Corner Simulation（Monte Carlo、Mismatch、Aging）；並依據產品規格與 Foundry Bitcell Model 進行驗證。• 產出並驗證所有必要 IP Deliverable View 與相關文件：包含 Timing Model（Liberty .lib）、Physical Abstract（LEF／GDS）、Behavioral Model（Verilog）、Datasheet 與 Application Note；確保各 View 間一致性並符合 Delivery Checklist。• 定義並執行 IP Quality Check（QC）與 Quality Assurance（QA）Regression Suite；執行 eFUSE Macro Layout 的 DRC／LVS／ERC／PEX Sign-off，並進行 Formal 與 Simulation-Based Functional Verification；確保所有 Sign-off Criteria 皆符合 Release 標準。• 與 Foundry 及 PDK Team 合作，確認 eFUSE Bitcell Characterization Data、SPICE Model 與 Process Design Rule；並將 Foundry Bitcell 規格與 Reliability Requirement 轉換為 Array-Level Design Constraint。• 支援 eFUSE Macro 整合至 Testchip，包含 Test Circuit 設計、Programming／Read Test Plan 開發；並協助 Hardware Bring-up、Failure Analysis 與 Silicon-to-Simulation Correlation。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】Sr Standard Cell Design Engineer－馬來西亞IC設計企業ID:19534
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】誠徵Library Design Engineer，負責先進製程節點（Leading-Edge Process Node）Production-Grade Standard Cell Library 的完整開發流程。此職務需主導 Transistor-Level Design、多種 Vt Cell Topology、完整 Characterization 與 PPA 驗證，提供可正式 Sign-off 的 Library View 給下游實作流程使用。※職級將依經驗與能力評估。【工作內容】• 進行 Standard Cell 電路之 Transistor-Level 設計、Simulation 與分析，涵蓋 Combinational、Sequential、Clock 與 Physical Utility Cell，並支援多種 Vt（HVT／SVT／LVT／ULVT）與不同 Drive Strength。• 執行 Layout Process-Node-Shift，指導 Layout Clean-up 與 Review，確保符合 DRC／LVS、EM／IR 規範及 Cell-Level Parasitic 考量。• 定義並執行 Characterization Flow，產出完整 Library View 與 Model，涵蓋 Timing（NLDM／CCS／ECSM）、Power（Dynamic／Leakage／Internal）、Noise 與 Variation-Aware Model（LVF／SOCV／POCV）；並確保 Liberty、LEF、GDS 一致性。• 建立並執行 QA Regression，驗證 Library 品質；確認 Cell Robustness（Noise Margin、Drive Strength、X-Propagation、Scan／DFT Cell Correctness），並透過 PrimeTime 或 Tempus 執行 STA Correlation，驗證模型於實際 PD Flow 中的準確性。• 主導 Standard Cell Library IP 整合至 Testchip，包含 Testchip Circuit 與 Test Plan 開發，並支援 Hardware Bring-up 與 Debug。• 執行 Pre／Post-Silicon Correlation 與 Model／Design Optimization；針對 First Silicon 問題進行 Root Cause Analysis，並推動 Yield 與 Robustness 改善。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【台北】業務※活用日文－日系電子零件專門貿易公司ID:19521
42,000 NTD ~ 55,000 NTD台北工作內容
日系綜合商社台灣據點誠徵業務人才，主要負責電子零件的採購與銷售相關業務。【工作内容】・日系企業及既有客戶之業務對應與關係維護（含既有通路維繫）・新客戶開發及日本市場導向之產品提案與市場拓展・報價、接單處理及交期協調等業務管理作業・供應商開發、採購詢價與成本協商・進出口作業、物流安排及出貨後售後服務與客訴處理【魅力】・組織規模較小，同事距離近，溝通順暢，工作氛圍開放友善・可直接累積與日本企業往來的實戰型商務經驗・同時接觸業務銷售與貿易實務，是具稀少性的綜合型職務
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【公司福利】
・年終獎金（需入社滿1年共2個月，分別於2月.8月給付）
※依公司業績而有所變動
・健康檢查 (需入社滿1年以上)
・不定期聚餐
・人事考評 (1年2次)
・提供公務使用手機及筆記型電腦 (業務職)
・各種保險完善【台北】業務※日文必須※－ 日本大型照明設備製造商－ID:19180
37,000 NTD ~ 50,000 NTD台北工作內容
～日系大型照明製造商招募業務～【工作內容】・針對室內／建築設計事務所、燈光設計師、電氣工程公司、總包商（GC）、開發商等進行新客戶開發・照明產品提案、樣品說明、商談及報價・價格與交期之協調、合約締結・接單與出貨相關作業・台灣國內出差（約每月1次，最長1週以內）【其他業務】・智慧照明現場對應與設定調整・客訴處理、展覽會對應（約每年1次）・客戶名單蒐集、提案資料製作（如具備能力尤佳）※入社後前1個月以同行拜訪為主，預計3～4個月後可獨立負責業務【職務魅力】・參與台灣法人之創立初期，屬於核心成員・同時具新創的速度感與日系企業的穩定性・未來可朝台灣法人負責人／管理職發展・有機會前往日本總公司展示中心及工廠研修・提供筆電、員工專屬購買優惠制度
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【公司福利】
・年終獎金4個月（依照業績發放）【台中】業務翻譯人員※日文精通※ID:19533
40,000 NTD ~ 50,000 NTD台中工作內容
【具體工作內容】・日本總公司主管來台時，負責會議與拜訪場合的口譯・協助日本籍幹部與台灣現場人員之間的溝通・陪同業務人員或幹部進行口譯支援・於內部會議、客戶拜訪、現場確認時進行日文／中文口譯・依需求協助資料確認及簡單翻譯・學習工作上必要的產品名稱、公司內部用語及專業用語【職缺魅力】・可活用日文會話能力，成為日本總公司與台灣現場之間的溝通橋樑。・產業知識可入社後學習，適合以語言能力為核心發展職涯的人。・可近距離與日本籍幹部及總公司役員合作。【公司簡介】此公司為日系製造相關企業的台灣據點。主要與台灣國內製造現場及日本總公司合作，提供製造業相關產品與服務。
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【公司福利】
・年節獎金
・員工團保
・員工餐廳
・慶生會【台北】業務※日文必須※ID:19532
50,000 NTD ~ 60,000 NTD台北工作內容
日本國內頂尖的包裝製造商招募業務職缺。【工作內容】・拜訪既有客戶及供應商，並提案促銷活動・出差前往竹南及台南工廠・與日本總公司聯繫及合作・其他主管交辦之相關業務【魅力】・未來有機會前往日本出差或接受研修・歡迎應屆畢業生、無經驗者挑戰
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【公司福利】
・年終保障2個月（1年發放2次：10月、2月）
・語言津貼（含在薪資中）
・伙食津貼（含在薪資中）
・交通費另行支給
・有升遷機會（去年調薪2%，今年預估調薪5%）【台北】化學材料業務※日文或英文必須※－日系化學材料貿易商ID:16301
38,000 NTD ~ 55,000 NTD台北工作內容
80年以上歷史的日系大型專業化學品貿易商誠徵業務人才！【工作內容】・負責半導體相關材料、精密化學品、特殊化學材料、合成材料等產品之銷售業務・既有客戶維繫（約6成）、新客戶開發（約4成）・負責與日本、美國及東南亞（新加坡、馬來西亞、香港、泰國、印度等）之進出口業務・新產品提案、拜訪客戶（出差約每週1～2次）・文件製作、產品說明、交期協調等相關業務工作【公司特色】・公司規模精簡，氣氛融洽・無經驗者也可從零開始學習產業與專業知識
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【公司福利】
・年終約3個月（依照實績調整）
・三節獎金
・員工旅遊