熱門職缺
102個職缺: 半導體製造業
【遠端】資深類比電路設計工程師（高速I/O）－馬來西亞IC設計企業ID:19539
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】Sr Analog Circuit Design Engineer (High-Speed I/O)誠徵Sr Analog Circuit Design Engineer (High-Speed I/O)，負責開發高效能類比／混合訊號 IP，涵蓋從架構設計、Tapeout 到 Silicon Bring-up 的完整流程。此職務需具備以下 High-Speed I/O 領域之專業經驗。※職級將依經驗與能力評估。【工作內容】• 設計 TX／RX、高速類比前端（Analog Front-End）、Serializer／Deserializer、高速 Level Shifter、Predriver／Driver，以及 Termination／Impedance Calibration 等模組。• Equalization 技術設計：包含 Feed-Forward Equalization（FFE）、DFE、CTLE 及相關 Adaptation／Control Loop。• 支援高速介面 Clocking 設計，例如 CDR 互動、低 Jitter Clock 產生與分配等 PHY 相關功能。• 進行 SI（Signal Integrity）分析，建立／驗證 IBIS／IBIS-AMI Model；執行 Channel Characterization（Insertion Loss、Return Loss、Crosstalk）及 Eye Diagram Margin 評估。• 獨立負責完整 Block／IP 開發流程：包含架構研究、規格制定、Transistor-Level Design、Simulation、Post-Layout Sign-off 與 Silicon Bring-up／Characterization。• 建立 Verification Test Bench，並驗證 PVT Corner、Mismatch／Monte Carlo（適用時）及 Post-Extraction Parasitics 下的電路表現。• 與 Layout／Mask Designer 密切合作：包含 Floorplan 建議、Layout Review，以及確保 LVS／DRC Clean 與寄生效應考量。• 支援高速介面整合與 Sign-off：包含 PPA（Power／Performance／Area）最佳化、可靠度檢查（例如 EM／IR、Aging／Overstress）及 Timing Closure 協作。• 支援 IP 整合至 Testchip，以及 Post-Silicon Evaluation，包含與 Simulation 結果比對、First Silicon Bring-up 的 Root Cause Analysis 等工作。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】資深類比電路設計工程師(Clocking) －馬來西亞IC設計企業ID:19538
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】誠徵Sr Analog Circuit Design Engineer (Clocking)，負責開發高效能類比／混合訊號 IP，涵蓋從架構設計、Tapeout 到 Silicon Bring-up 的完整流程。此職務需具備以下 Clocking 領域之專業經驗。※職級將依經驗與能力評估。【工作內容】• 設計與除錯 PLL／DLL 架構及相關電路（包含 Integer／Fractional-N；Analog 或 Digital-Assisted 架構）。• 振盪器（Oscillator）設計：包含 LC 或 Ring Oscillator（RO）VCO／DCO、Frequency Synthesis、Phase Noise／Jitter 分析與 Budget 規劃。• Delay Line、Measurement／Ruler Circuit、Phase Interpolator，以及 Calibration／Trim 技術開發。• DCC／DCM／DCA、Clock Tree／Distribution 與 Clock Management Unit 設計；負責低 Jitter Clock 產生與分配網路。• 獨立負責完整 Block／IP 開發流程：包含架構研究、規格制定、Transistor-Level Design、Simulation、Post-Layout Sign-off 與 Silicon Bring-up／Characterization。• 進行 Behavioral Modeling（例如 Verilog-A／SystemVerilog），用於分析 Loop Dynamics、Spur／Jitter 抑制及 System Interaction。• 建立 Verification Test Bench，並驗證 PVT Corner、Mismatch／Monte Carlo（適用時）及 Post-Extraction Parasitics 下的電路表現。• 與 Layout／Mask Designer 密切合作：包含 Floorplan 建議、Layout Review，以及確保 LVS／DRC Clean 與寄生效應考量。• 符合品質與可靠度要求（例如 EM／IR、Aging／Overstress），並協助建立 Robust Design Methodology 與 Sign-off Checklist。• 支援 IP 整合至 Testchip，以及 Post-Silicon Evaluation，包含與 Simulation 結果比對、First Silicon Bring-up 的 Root Cause Analysis 等工作。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】資深類比電路工程師(Highspeed IO Buffer)－馬來西亞IC設計企業ID:19537
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】招募具經驗的 Sr Analog Circuit Design Engineer (Highspeed IO Buffer LPDDR6)，負責開發 LPDDR6 Memory Interface 用高速 High-Speed I/O 類比 Buffer 電路，涵蓋從架構定義、Tapeout 到 Silicon Bring-up 的完整流程。此職務需具備高速類比 I/O 設計實務經驗，並曾獨立負責 Silicon-Proven Block 開發。※職級將依經驗與能力評估。【工作內容】• 設計 LPDDR6 Memory Interface 用高速 TX／RX 類比 Buffer 電路，包含 Output Driver、Input Receiver、Level Shifter、Termination、Impedance Calibration、Biasing 及 Reference Circuit。• 定義並實作可程式化 Drive Strength、Slew-Rate Control 及 On-Die Termination 架構，以符合 LPDDR6 電氣與 Timing 規格需求。• 將系統與介面規格轉換為詳細的 Transistor-Level 電路架構與設計規格。• 獨立負責完整 Block／IP 開發流程：包含架構研究、Schematic Design、Pre-Layout Simulation、Post-Layout Extraction 與 Sign-off。• 建立並維護 Verification Test Bench，驗證 PVT Corner、Mismatch／Monte Carlo、Aging 及 Post-Extraction Parasitics 下的電路表現。• 分析高速訊號相關性能指標，例如 Eye Margin、Jitter、Timing Skew、Voltage Noise Sensitivity 及 Simultaneous Switching Effects。• 與 Layout Engineer 密切合作，提供 Floorplan 建議、Review Critical Layout，並確保 Matching、Isolation 與寄生效應控制。• 支援介面整合與 Sign-off：包含 PPA（Power／Performance／Area）最佳化及可靠度檢查（例如 EM／IR、Overstress、Aging）。• 支援 Testchip 與產品晶片的 Silicon Bring-up、Characterization 及與 Simulation 結果比對；必要時執行 Root Cause Analysis 與 ECO 修正。• 與 Digital Design、Verification、Layout、Package、SI／PI、Product 及 Test Team 進行跨部門合作。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】Sr eFUSE Design Engineer－馬來西亞IC設計企業ID:19536
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】誠徵eFUSE Design Engineer，負責先進製程節點（Leading-Edge Process Node）Production-Grade eFUSE IP 的完整開發流程。此職務需主導 eFUSE Array Architecture、Circuit Design、完整 Simulation-Based Verification、Collateral／View Generation 與 Quality Check，提供可正式 Sign-off 的 eFUSE IP 至下游 SoC Integration Flow。具 Bitcell-Level Design 知識者佳；若具實際 Bitcell Design 經驗將更為加分，但非必要條件。※職級將依經驗與能力評估。【工作內容】• 設計與規劃 eFUSE Array 電路架構，包含 Sense Amplifier、Reference Bias、Programming Current Control、Address Decoder、Column Multiplexer 與 Repair Logic；確保於所有 PVT Corner 下皆可正常運作。• 建立並執行完整 eFUSE Macro Simulation Plan，涵蓋 DC／AC Characterization、Programming／Read Margin Analysis、Retention、Endurance，以及 Reliability Corner Simulation（Monte Carlo、Mismatch、Aging）；並依據產品規格與 Foundry Bitcell Model 進行驗證。• 產出並驗證所有必要 IP Deliverable View 與相關文件：包含 Timing Model（Liberty .lib）、Physical Abstract（LEF／GDS）、Behavioral Model（Verilog）、Datasheet 與 Application Note；確保各 View 間一致性並符合 Delivery Checklist。• 定義並執行 IP Quality Check（QC）與 Quality Assurance（QA）Regression Suite；執行 eFUSE Macro Layout 的 DRC／LVS／ERC／PEX Sign-off，並進行 Formal 與 Simulation-Based Functional Verification；確保所有 Sign-off Criteria 皆符合 Release 標準。• 與 Foundry 及 PDK Team 合作，確認 eFUSE Bitcell Characterization Data、SPICE Model 與 Process Design Rule；並將 Foundry Bitcell 規格與 Reliability Requirement 轉換為 Array-Level Design Constraint。• 支援 eFUSE Macro 整合至 Testchip，包含 Test Circuit 設計、Programming／Read Test Plan 開發；並協助 Hardware Bring-up、Failure Analysis 與 Silicon-to-Simulation Correlation。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【遠端】Sr Standard Cell Design Engineer－馬來西亞IC設計企業ID:19534
面議その他工作內容
【工作模式】依個人經驗與能力評估，前期預計需於馬來西亞檳城總公司任職約1～2年，熟悉產品、技術與內部開發流程。後續視業務與團隊需求，可轉為台灣據點遠端工作模式。【職務內容】誠徵Library Design Engineer，負責先進製程節點（Leading-Edge Process Node）Production-Grade Standard Cell Library 的完整開發流程。此職務需主導 Transistor-Level Design、多種 Vt Cell Topology、完整 Characterization 與 PPA 驗證，提供可正式 Sign-off 的 Library View 給下游實作流程使用。※職級將依經驗與能力評估。【工作內容】• 進行 Standard Cell 電路之 Transistor-Level 設計、Simulation 與分析，涵蓋 Combinational、Sequential、Clock 與 Physical Utility Cell，並支援多種 Vt（HVT／SVT／LVT／ULVT）與不同 Drive Strength。• 執行 Layout Process-Node-Shift，指導 Layout Clean-up 與 Review，確保符合 DRC／LVS、EM／IR 規範及 Cell-Level Parasitic 考量。• 定義並執行 Characterization Flow，產出完整 Library View 與 Model，涵蓋 Timing（NLDM／CCS／ECSM）、Power（Dynamic／Leakage／Internal）、Noise 與 Variation-Aware Model（LVF／SOCV／POCV）；並確保 Liberty、LEF、GDS 一致性。• 建立並執行 QA Regression，驗證 Library 品質；確認 Cell Robustness（Noise Margin、Drive Strength、X-Propagation、Scan／DFT Cell Correctness），並透過 PrimeTime 或 Tempus 執行 STA Correlation，驗證模型於實際 PD Flow 中的準確性。• 主導 Standard Cell Library IP 整合至 Testchip，包含 Testchip Circuit 與 Test Plan 開發，並支援 Hardware Bring-up 與 Debug。• 執行 Pre／Post-Silicon Correlation 與 Model／Design Optimization；針對 First Silicon 問題進行 Root Cause Analysis，並推動 Yield 與 Robustness 改善。
福利制度
【法定項目】
・依照馬來西亞當地法定制度
【公司福利】
・年假：14天起
・病假：14天起
・醫療保險
・牙科／眼科補助：每年 RM500
・門診補助：每年 RM1,000
・績效獎金
・年度調薪【台北】人事專員※日文N1※ －日系綜合電機製造商ID:19529
40,000 NTD ~ 50,000 NTD台北工作內容
【工作內容】 ・規劃招募任用、績效考核、教育訓練與人才發展・執行新人考核等作業程序・處理出勤、請假、加班等資料彙整，並建立標準化行政流程，以提升整體營運效率・公司規章制度、人事異動及相關管理辦法之公告、推動與執行・建立與優化 HR 制度、福利相關、作業 SOP 及內部控制流程・維護勞資關係及勞基法／個資法等法規遵循・執行 HR 數據分析、薪酬分析與 ESG 人資資料整理・參與系統導入、測試與流程優化・支援各項 HR 專案與主管交辦事項【員工人數】90人
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【公司福利】
・年終績效獎金 (平均2.5個月)
・人事考核升遷制度 (1年2次)
・員工旅遊、年終尾牙
・結婚津貼/生育津貼/喪葬補助
・資深優良員工特別補助
・健康檢查【台北】業務專員※日文必須※－日系電子零組件產業ID:19527
42,400 NTD ~ 46,000 NTD台北工作內容
日系上市電子零組件製造商誠徵業務專員，主要負責連接器相關產品的業務推進。從既有客戶維護到新案件開發，皆需全面參與，並針對大型製造業客戶進行提案型業務。【工作內容】◆ 對外業務・既有客戶維護及案件進度管理・新案件、新機種開發對應・報價製作與提案・樣品試作對應、量產時程管理、交期協調◆ 對內業務・市場資訊及客戶需求蒐集・業績目標達成與管理・每月營業額管理（更新銷售報表）・各類內部資料製作・與工程師合作進行技術協調・市場資訊之內部分享與展開・與相關部門及其他據點之聯繫與協調
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【公司福利】
・伙食津貼：2400元（已包含於基本薪資中）
・全勤津貼：1000元（已包含於基本薪資中）
・獎金：4個月左右，視業績而定。
⇒1年分2次支付。
評價期間在職未滿3個月者不適用。
評價期間在職3個月以上6個月未滿依照個人績效支付（依比例計算）
・提供公務機及電腦【新北】業務人員※日文必須※ー日系玻璃製造商ID:18565
40,000 NTD ~ 60,000 NTD新北工作內容
【工作内容】・向台灣國內企業銷售公司產品・將採購產品送至日本・規格／標準審查、交涉、報價、價格交涉 等・與日本總公司的聯繫 (規格／標準的協商協調)・交貨期管理、庫存管理、出貨管理【主要產品】・光學機器、照明、觸控螢幕領域的玻璃相關產品
福利制度
【法定項目】
・勞健保
・加班費
・各種休假(特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假)
・退休金
【公司福利】
・獎金（去年2個月，依業績而定）
・彈性制度（核心時間：8:20-16:50）
・調薪制度
・證照津貼（技能津貼）
・伙食津貼
・交通津貼
・家庭津貼
・健康檢查
・三節禮金【台北】產品銷售業務※英文必須※ー工業產品・自動化相關ID:19517
45,000 NTD ~ 60,000 NTD台北工作內容
～透過工業產品的銷售推廣與市場開發，負責從客戶開發、提案到業績管理的法人業務職位～【具體工作內容】・負責公司產品銷售推廣與市場開發・開發潛在客戶，建立並維繫客戶關係・了解客戶需求，進行產品介紹與銷售方案提案・負責報價對應、客戶資料與商機管理・為達成團隊業績目標進行業務活動・定期與主管進行業績檢討與業務策略討論【職缺魅力】・可在全球布局企業的台灣法人累積法人業務經驗・不只負責產品銷售，也可參與市場開發與客戶管理・福利制度與教育訓練完整，適合長期成長發展【公司簡介】提供工業自動化、量測、控制相關產品與解決方案之外資企業。面向製造業與基礎建設相關領域等多元客戶，提供具專業性的產品與服務。【產品／服務內容】・工業用產品・自動化相關產品・量測、控制相關解決方案・面向法人客戶的產品提案與技術支援相關服務
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【公司福利制度】
・員工醫療／意外險（團險）
・雇主責任險
・伙食津貼
・交通津貼
・健康檢查：1次∕年
・人事考核制度：1次／年
・三節獎金
・年終獎金：1次／年
・員工旅遊：視疫情狀況有所變更【台北】業務人員※英文必須※－日系電機集團ID:19516
45,000 NTD ~ 60,000 NTD台北工作內容
日系自動化產業製造商之台灣分公司。以台灣為銷售據點，目前擴編於台北營業所招募業務人員！【工作內容】・專案（電廠、風電、太陽能、電池儲能等）業務交涉、客戶經營。・市場資訊收集、調查及分析、對再生能源市場銷售策略制定。・新客戶開發、經營、人脈建立及業務推廣之能力，最終能取得訂單。・顧客售後滿意度維持，顧客意見回饋以提供公司改善參考。・定期與主管及總公司做業績、績效檢討，回報業務進度。・電廠、風電、太陽能、電池儲能等Renewable energy業務交涉。【部門人數】・約10名
福利制度
【法定項目】
・勞健保
・加班費
・各種休假（特別休假、婚假、喪假、生理假、產檢假、陪產假、產假、育嬰假）
・退休金
【公司福利制度】
・員工醫療／意外險（團險）
・雇主責任險
・伙食津貼
・交通津貼
・健康檢查：1次∕年
・人事考核制度：1次／年
・三節獎金
・年終獎金：1次／年
・員工旅遊：視疫情狀況有所變更